设计应用

ANT系列分组密码算法的FPGA高速实现

作者:王建新,刘芮安,肖超恩,张 磊
发布日期:2021-04-22
来源:2021年电子技术应用第4期

0 引言

    随着信息技术的发展,信息安全问题日益受到重视。在网络空间安全维护、发展的进程中,密码技术在公钥基础设施、GSM鉴权、电子信封及区块链等[1]领域中起到了关键作用。分组密码算法是保障信息机密性和完整性的重要技术手段[2],在智能终端、无线传感网络等领域广泛应用[3]。目前,所使用的分组密码多为国外设计,且传统分组密码如AES[4]等在资源有限的情况下并不适用。我国自主设计的商用分组密码算法以SM4算法为主。

    近年来,提升科技创新的保障效应和网络安全的动力机能[5]成为网络空间治理的重要目标。为推动密码算法技术进步,中国密码学会举办了全国密码算法设计竞赛。ANT系列分组密码算法由山东大学网络空间安全学院王美琴[6]等提交,经公开评议、检测评估和专家评选已入选竞赛第二轮名单。

    近年来,轻量级密码算法逐渐成为研究热点[7],如HIGHT[8]、PRESENT[9]、PICCOLO[10]、LED[11]、LBlock[12]和Zorro[13]等。作为一款国产轻量级密码算法,ANT系列分组密码算法具有抗侧信道攻击、适合bit-slice多路并行实现等优势[6],具有一定的研究价值及应用前景。

    为了适应第五代移动通信、物联网等高新技术对密码算法高速实现的需求[14],本文采用流水线结构,对ANT算法进行高速、高数据吞吐率的硬件设计实现。




本文详细内容请下载:http://www.chinaaet.com/resource/share/2000003492




作者信息:

王建新,刘芮安,肖超恩,张  磊

(北京电子科技学院 电子与通信工程系,北京100070)

此内容为AET网站原创,未经授权禁止转载。
ANT 分组密码 VerilogHDL 流水线结构
Baidu
map