设计应用

基于 HVCMOS工艺的H桥驱动电路版图设计

作者：李芳，焦继业，马彩彩

发布日期：2021-06-01

来源：2021年电子技术应用第6期

0 引言

CMOS工艺具有低功耗、速度快、抗干扰能力强、高集成度、制程简单、成本低等优点，已成为低压模拟和数模混合集成电路的主流工艺技术^[1]。为满足高压驱动应用领域的设计需求，在低压LVCMOS工艺基础上发展出高压HVCMOS工艺。其相比高压BCD(Bipolar-CMOS-DMOS)工艺，可省去外加生长外延、埋层，且不必考虑不同型器件的兼容与工艺光刻版重复利用^[2-4]。HVCMOS工艺的出现为低成本的H桥驱动设计提供一条可行的技术途径。

在驱动应用设计中，器件导通高阻直接影响转换效率与驱动能力。因此，通常要求器件源漏导通内阻在毫欧级。实际上，器件源漏导通内阻既包括器件自身导通内阻，也有物理版图设计引入的寄生电阻(不同的封装形式也会造成不同的引线电阻)。H桥的强驱动性能依赖于优良的后端物理版图设计。

物理版图是电路设计与制造的桥梁，影响设计性能与集成度^[5]。本文从物理版图角度对H桥驱动进行了优化设计，旨在满足H桥驱动的高性价比应用需求。

本文详细内容请下载：http://www.chinaaet.com/resource/share/2000003570。

作者信息：

李芳，焦继业，马彩彩

(西安邮电大学电子工程学院，陕西西安710121)