设计应用

基于浮栅器件的低位宽卷积神经网络研究

作者： 陈雅倩，黄 鲁
发布日期：2021-06-10
来源：信息技术与网络安全

0 引言

卷积神经网络(Convolution Neural Network，CNN)在图像识别等领域有着广泛的应用，随着网络深度的不断增加，CNN模型的参数也越来越多，例如Alexnet[1]网络，结构为5层卷积层，3层全连接层，网络参数超过5 000万，全精度的模型需要250 MB的存储空间，而功能更加强大的VGG[2]网络和Res[3]网络的深度以及参数量更是远远超过Alexnet。对于这些卷积神经网络，每个运算周期都需要对数百万个参数进行读取和运算，大量参数的读取既影响网络的计算速度也带来了功耗问题。基于冯诺依曼架构的硬件由于计算单元和存储单元分离，在部署CNN模型时面临存储墙问题，数据频繁搬运消耗的时间和能量远远大于计算单元计算消耗的时间和能量。

存算一体架构的硬件相对于冯诺依曼架构的硬件，将计算单元和存储单元合并，大大减少了数据的传输，从而降低功耗和加快计算速度[4]，因此将深度卷积神经网络部署在基于存算一体架构的硬件上具有广阔的前景。目前实现存算一体化的硬件主要包括相变存储器[5](Phase Change Memory，PCM)，阻变存储器ReRAM[6]以及浮栅器件Flash，其中Flash由于制造工艺成熟，受到广泛关注。



本文详细内容请下载：http://www.chinaaet.com/resource/share/2000003598




作者信息：

陈雅倩，黄  鲁

(中国科学技术大学 微电子学院，安徽 合肥230026)


此内容为AET网站原创，未经授权禁止转载。
卷积神经网络 量化 存算一体 NORFlash

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2

Baidu
map