设计应用

高速大容量DDR微系统过孔串扰研究

作者：张景辉，曾燕萍，王梦雅，周倩蓉，闫传荣
发布日期：2021-11-03
来源：2021年电子技术应用第11期

0 引言

    采用并行传输技术的双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random Access Memory，DDR SDRAM)是现代高速数字系统的主流应用，主控芯片与DDR存储器之间互联结构的信号完整性是保证整个系统运行的关键。DDR拓扑的走线方式、阻抗匹配、端接方式、传输线的反射与串扰等问题是决定DDRx并行总线信号完整性的关键因素，也是系统设计研究的重点[1-3]。

    随着现代数字系统数据传输速率越来越高，系统布线越来越密集，信号之间的串扰问题越来越突出[1]。对于信号串扰的研究主要集中在连接器、芯片封装与近间距的平行走线之间，过孔间的串扰问题是容易被忽略的因素。然而，对于采用系统级封装(System in Package，SiP)[4-5]的高速大容量DDR微系统来说，系统集成度进一步提高，高速多层过孔普遍存在，造成过孔Z方向长度远大于水平方向的间距，过孔串扰成为不可忽视的问题。




本文详细内容请下载：http://www.chinaaet.com/resource/share/2000003836。




作者信息：

张景辉，曾燕萍，王梦雅，周倩蓉，闫传荣

(中国电子科技集团公司第五十八研究所，江苏 无锡214072)





wd.jpg

此内容为AET网站原创，未经授权禁止转载。
过孔串扰 微系统 DDR 信号完整性

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2

Baidu
map