设计应用

基于FPGA的SiP原型验证平台设计

作者：杨楚玮，张梅娟，侯庆庆
发布日期：2022-01-07
来源：2022年电子技术应用第1期

0 引言

    随着电子整机系统小型化、高性能、多功能、高可靠和低成本要求越来越高[1-2]，在保证系统可靠性的前提下，最大程度提高系统的集成度势在必行。系统级封装技术可将不同工艺类型、不同功能的电子元器件集成到一个电子系统中[3]，能够满足电子整机系统发展的需求，在军用电子系统中得到了广泛的应用。

    目前整机系统是在PCB板级上使用多个芯片进行组合，SiP是对裸片直接进行封装，将多个裸芯集成在一个腔体内[4]。该技术减少了系统面积，与PCB板级相比缩短了芯片间的连线，降低了走线的延迟和寄生效应，使得信号传输更加可靠[5]。同时，多个裸芯的集成减少了器件的重量和器件的引脚数，降低了硬件设计的风险。SiP不仅可以集成不同工艺类型的芯片，实现混合信号的集成；而且减少了封装的工序，相应地降低了生产制造成本，缩短了产品的研发周期。




本文详细内容请下载：http://www.chinaaet.com/resource/share/2000003914。




作者信息：

杨楚玮，张梅娟，侯庆庆

(中国电子科技集团公司第五十八研究所，江苏 无锡214035)





wd.jpg

此内容为AET网站原创，未经授权禁止转载。
原型验证 可重构算法 裸机IP FPGA

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2

Baidu
map