设计应用

基于BCH纠错算法的编解码器设计与实现

作者：王 莞1，2，魏敬和1，2，于宗光1，2
发布日期：2022-05-16
来源：2022年电子技术应用第5期

0 引言

    Nand Flash是一种非易失性存储器，与NOR Flash相比具有读写速度快和存储密度高等优势，但由于NAND Flash本身结构特点，其存储单元出现数据位翻转现象比NOR Flash中更常见[1]，与此同时，随着NAND Flash 技术的飞快发展，NAND Flash从SLC结构发展为MLC结构及现在的TLC结构，每个存储单元可以存储2 bit以至更多的数据，使得数据位之间的相互干扰变大，进而导致出错概率增大，随着工艺水平的不断提高，超深亚微米下的电荷效应进一步增加了数据出错的可能性。因此，在对NAND Flash存储数据时，必须采用更高的纠错技术，以提高存储的稳定性。文献[2]中采用一种8位并行BCH编解码器，但因为电路并行处理数据少，影响处理速度,文献[3]中设计一种纠错16位的BCH编解码器，但纠错位数较少。文献[4]中设计一种校正32位出错位的BCH编解码器，相比较纠错位数有所增加，但还不能满足大容量存储的数据校正。本文设计一种16位并行BCH编解码器，并且具有最高48位纠错能力，纠错速度和纠错能力都有了进一步的提高。




本文详细内容请下载：http://www.chinaaet.com/resource/share/2000004274。




作者信息：

王  莞1，2，魏敬和1，2，于宗光1，2

(1.江南大学 物联网工程学院，江苏 无锡214122；2.中国电子科技集团第58研究所，江苏 无锡214072)




wd.jpg

此内容为AET网站原创，未经授权禁止转载。
NandFlash BCH码 钱氏搜索 流水线结构 编解码

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2

Baidu
map