设计应用

基于UVM的Wishbone-SPI验证平台设计

作者：刘森态，庞 宇，魏 东
发布日期：2022-06-09
来源：2022年电子技术应用第6期

0 引言

    基于TestBench的传统芯片验证方法，对人员的验证经验要求高，且平台可移植性差，难达到预期覆盖率，不适于快速迭代芯片设计市场[1]。目前，UVM已是IC验证领域主流的方式，它由SystemVerilog语言编写，具有面向对象(Object Oriented Programming，OOP)的特点，拥有丰富的组件和基类，完善的通信机制，继承并克服开源验证方法(Open Verifcation Methodology，OVM)没有寄存器的解决方案，可以根据验证需求，快速地搭建工程[2-3]。

    串行外设接口SPI(Serial Peripheral Interface)是由Motorola公司定义一种单主机多从机全双工的模式通信，协议标准下由主入从出数据线(Master Input Slave Output，MISO)、主出从输入数据线(Master Output Slave Input，MOSI)、串行时钟信号线(Serial Clock，SCK)和从机选择信号线(Slave Select，SS)共4种引脚组成。该接口可与模数转换器DAC、数模转换器DAC和外部存储器等芯片通信，是SoC(System on Chip)最主要的外设接口之一。




本文详细内容请下载：http://www.chinaaet.com/resource/share/2000004416。




作者信息：

刘森态，庞  宇，魏  东

(重庆邮电大学 光电工程学院，重庆400065)




wd.jpg

此内容为AET网站原创，未经授权禁止转载。
UVM SPI Wishbone 验证平台

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2

Baidu
map