设计应用

从RTL到GDS的功耗优化全流程

作者：顾东华1，曾智勇1，余金金1，黄徐辉1，朱嘉骏2，何湘君2，陈泽发2
发布日期：2022-08-09
来源：2022年电子技术应用第8期

0 引言

    芯片设计一直在追求最好的PPA，在28 nm之前的技术节点上，很多时候更多地优先考虑性能和面积。随着技术节点向7 nm进化，标准单元的密度不断提升，随之而来的功耗密度也越来越大。因此作为PPA之一的功耗在设计中变得尤为重要。设计芯片需要在流程的各个节点尽量对功耗进行精确评估并进行优化，否则最终芯片的性能很可能由于功耗过大而无法充分发挥。




本文详细内容请下载：http://www.chinaaet.com/resource/share/2000004653。




作者信息：

顾东华1，曾智勇1，余金金1，黄徐辉1，朱嘉骏2，何湘君2，陈泽发2

(1.燧原科技上海有限公司，上海200000；2.上海楷登电子科技有限公司，上海200000)




wd.jpg

此内容为AET网站原创，未经授权禁止转载。
功耗优化设计 人工智能芯片 芯片物理设计 Joules-replay GenusInnovus

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2

Baidu
map