设计应用

一种片上嵌入式Flash测试接口的设计

作者：钱劲宇，强小燕，屈凌翔
发布日期：2022-10-12
来源：2022年电子技术应用第10期

0 引言

    随着信息技术的飞速发展，用户对数据存储系统的容量、功耗、速度等要求也越来越严格[1-2]。Flash存储器相对传统的存储器件RAM而言，具有集成度高、体积小、成本低等优点[3-4]，因而随着集成电路的规模越来越大，Flash存储器飞速发展，逐渐成为系统芯片主流的容量存储媒体[5]。

    目前Flash存储器在完成设计后，通常将串行标准接口作为测试接口进行擦写测试，而串行时钟频率比较低，传输数据慢，测试效率低。另一方面，Flash存储器的测试往往存在着擦除、编程数据比较慢的问题，这对存在多块Flash的芯片产生了巨大的测试量，需要进行大量重复的测试，导致需要的测试时间较长[6-7]，因此，如何提高测试效率，简化测试流程，在Flash测试中显得尤为重要。

    本文对片上Flash存储器增加了测试接口，设计了片外测试通道，实现了片上嵌入式Flash的可测试性。为了提高测试速度，降低测试成本，一方面，设计了基于1/2/4/8线多线传输的SPI测试接口，在兼容串行传输数据的同时支持并行传输数据，另一方面，在确保稳定性的情况下，实现了灵活选定1/2/3块Flash存储器并行擦写测试的设计。




本文详细内容请下载：https://www.chinaaet.com/resource/share/2000004953。




作者信息：

钱劲宇，强小燕，屈凌翔

(中国电子科技集团公司第五十八研究所，江苏 无锡214072)




wd.jpg

此内容为AET网站原创，未经授权禁止转载。
Flash 测试接口 测试速度 微处理器

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2

Baidu
map