设计应用

基于OCP的轻量级多主从跨时钟域片上总线设计

作者：赵嘉禾，宋润泉，许惟超，王贇皓，张旋

发布日期：2023-02-28

来源：2023年电子技术应用第2期

0　引言

片上系统（System on Chip，SoC）的出现允许设计者将完整的系统集成到一块芯片上。由于系统复杂度和市场带来的压力，设计者不会独立开发完整的SoC，而是倾向于复用已设计好的功能模块或购买其他公司的知识产权（Intellectual Property，IP）核，以便于在高层级构建系统。SoC中的IP核通过片上总线相互连接，片上总线的性能直接影响IP核互联效率。目前常用的片上总线标准包括高级微控制器总线结构（Advanced Microcontroller Bus Architecture，AMBA）总线、开放芯核协议（Open Core Protocol，OCP）总线等^[1]。

然而，一方面SoC集成的功能块功能的多样性使得不同功能块之间的时钟频率并不统一；另一方面，在当下的深亚微米乃至纳米级CMOS工艺设计的集成电路中，受时序不稳定性的影响，几乎不可能做到全局时钟同步^[2-3]。因此现今SoC往往采取各种形式的全局异步本地同步的方式进行系统设计。在保证IP核即插即用的前提下，不同频率时钟域下的IP核在同步总线的数据交换就成为一大难题。解决这一问题的常用方案是采用若干个异步存储器，对地址或数据信息等进行缓存^[4-5]，但这不可避免地带来额外的硬件开销。

本文详细内容请下载：https://www.chinaaet.com/resource/share/2000005167。

作者信息：

赵嘉禾，宋润泉，许惟超，王贇皓，张旋

（上海航天电子技术研究所，上海 201109）

原创声明：此内容为AET网站原创，未经授权禁止转载。

片上系统跨时钟域多主从开放芯核协议

电子技术应用杂志过刊一览

新型储能技术专题

技术沙龙-密码技术与数据安全

AET陪你走进工业以太网

电子技术应用新基建专题

map