设计应用

应用于收发链路多模块级联的优化设计方法

作者：余秋实，郭润楠，陈昊，庄园，梁云，闫昱君，吴霞，葛逢春，王维波，陶洪琪

发布日期：2024-05-27

来源：电子技术应用

引言

随着电子信息技术不断发展，越来越多的电子设备终端采用了相控阵体制。作为相控阵系统中的关键器件，波束赋形芯片通常由包括放大器、移相器、衰减器等子电路模块组成[1]。传统设计中为了简化级联设计，这些子电路模块端口通常都被匹配至标准50 Ω负载。然而由于寄生效应的存在使得子电路模块端口阻抗往往不能完美匹配到50 Ω[2]，特别是在一些宽带应用场景中。这种非完美的阻抗匹配会使得各子电路模块间产生失配，导致链路性能的下降。因此，如何减少模块间级联失配导致的性能下降成为热门研究课题。

在传统收发组件的设计中，为了尽可能减少失配问题，针对单个子电路模块提出了多种优化方案，包括采用算法优化匹配技术[3]、多频选择宽带匹配技术[4]，以及针对多态器件的优化单元排序[5]和单元低插损设计方法[6]。通过上述设计方法，可以有效降低单个子电路模块的端口失配，但是这些设计方案仅仅聚焦于单个子电路模块。在收发组件中，由于多个子电路模块在级联时会产生阻抗牵引，使得模块之间相互影响。即便经过了上述的单模块优化方案，随着级联的模块越来越多，各模块端口的失配误差也会在链路中不断积累，最终导致链路性能进一步恶化[7]。因此在收发链路中的多模块级联设计时，需要采用一种全局性的阻抗匹配策略。

本文详细内容请下载：

https://www.chinaaet.com/resource/share/2000005992

作者信息：

余秋实，郭润楠，陈昊，庄园，梁云，闫昱君，吴霞，葛逢春，王维波，陶洪琪

（南京电子器件研究所固态微波器件与电路全国重点实验室，江苏南京 210016）

Magazine.Subscription.jpg