设计应用

基于高性能FPGA的超高速IPSec安全设备设计与实现

作者:姬胜凯,王硕,黄毅龙,杨志明,马赋宁,徐程
发布日期:2024-11-26
来源:网络安全与数据治理

引言

近几年来,随着数据中心的建设,用于数据中心间通信的100G以太网建设迅速,随之而来的各类网络攻击行为给网络建设带来了挑战,亟需部署网络安全设备进行网络安全防护,目前主要部署网络密码机进行数据安全防护,对传输数据提供机密性、完整性和不可否认性保护。目前超高速IPSec密码机协议栈多基于大型CPU使用DPDK技术实现,软件方式实现的IPSec协议大大增加网关的负载,成为网络的瓶颈[1],而FPGA具有高速并行的特点,可实现超高速的IPSec处理。基于高性能FPGA的IPSec安全设备的实现,可以满足100G-IPSec协议栈超高速、超高吞吐量、极低时延和较多隧道数的特性。


本文详细内容请下载:

https://www.chinaaet.com/resource/share/2000006223


作者信息:

姬胜凯,王硕,黄毅龙,杨志明,马赋宁,徐程

(中国电子信息产业集团有限公司第六研究所,北京 100083)


Magazine.Subscription.jpg

此内容为AET网站原创,未经授权禁止转载。
超高速 IPSec FPGA
Baidu
map