引言
随着集成电路技术和工业生产自动化技术的快速发展，作为模拟与数字信号桥梁的的模数转换器（Analog Digital Converter, ADC）也成为研究的重点，其向着高精度、低功耗和减少面积的方向发展[1]。由于结构简单和分辨率高，Sigma Delta转换技术是测量技术应用中的首选。一般地，Sigma Delta ADC由模拟调制器电路与数字降采样滤波电路两部分组成。由于数字滤波器包含较多计算单元和存储单元，Sigma Delta ADC的功耗和面积大小主要由数字滤波器决定[2]。级联积分梳状（Cascade Integrator Comb，CIC）滤波器仅由加法器和延迟器组成而不需要乘法器，因其结构简单规整、占用硬件资源少且性能好，被广泛应用于Sigma Delta ADC的多速率系统[3]。但是，单级CIC滤波器具有阻带衰减差，主瓣衰减不明显等缺点[4]。所以为实现去除24位Sigma Delta ADC模拟调制器输出疏密波中的高频噪音，本文设计递归结构级联CIC滤波器，并且可以根据不同的降采样因子选择2级或3级积分差分级联，减少硬件资源。采用加法器分时复用技术减少硬件资源。
本文详细内容请下载：
https://www.chinaaet.com/resource/share/2000006324
作者信息：
李升梅1，赵海2，倪屹1
（1.江南大学 物联网工程学院，江苏 无锡 214122；2.江苏集萃智能集成电路设计技术研究所有限公司，江苏 无锡 214122）
