设计应用

基于FPGA的ZUC算法快速实现研究

作者：卫志刚1，李鑫1，高园2

发布日期：2025-10-28

来源：电子技术应用

引言

祖冲之序列密码算法（ZUC）是我国自主研发的商用流密码算法[1-5]。2011年，3GPP批准ZUC算法成为4G LTE国际密码算法标准[6]。随着ZUC算法在复杂信息场景的广泛应用和发展，如何高效实现成为首先必须解决的问题。现场可编程逻辑门阵列（Field Programmable Gate Array，FPGA）因其可编程和成本低等特点，广泛应用于密码算法高速实现和ASIC方案验证。目前众多学者对ZUC算法的硬件高效实现进行了研究[7-17]，但随着ZUC算法适应环境越来越复杂，进一步提高算法的效率势在必行，ZUC算法的FPGA高速实现具有重要的实用意义。

综上所述，本文针对ZUC算法的FPGA高速实现进行了研究。首先，优化了模加、模约减等关键运算步骤的硬件实现方案，其次，结合流水线策略进一步压缩ZUC算法运算延迟，进而提升了工作频率。最后，基于上述方案，在FPGA平台上实现了ZUC算法的保密性计算[4]。实验结果验证了所提出方案的可行性、高效性。

本文详细内容请下载：

https://www.chinaaet.com/resource/share/2000006809

作者信息：

卫志刚1，李鑫1，高园2

（1.郑州信大捷安移动信息安全关键技术国家地方联合工程实验室，河南郑州 450004；

2.郑州大学数学与统计学院，河南郑州 450001）