最新博文
0
推荐 806
阅读
推荐 806
阅读
NVMe IP高速传输却不依赖XDMA设计之11：NVMe初始化状态机设计
在完成PCIe配置初始化后，PCIe总线域的地址空间都分配完毕，可以执行传出存储读写TLP，系统初始化进入NVMe配置初始化。NVMe配置初始化主要完成NVMe设备BAR空间的NVMe寄存器配置。图1为NVMe配置初始化状态机状态转移图。各...
0
推荐 804
阅读
推荐 804
阅读
NVMe IP高速传输却不依赖XDMA设计之十：PCIe初始化状态机设计
PCIe配置初始化状态机实现PCIe设备枚举和配置空间初始化过程，在完成链路训练后，使用DFS（深度优先搜索）算法枚举PCIe总线上的设备，完成PCIe总线域的地址分配和设备的初始化。PCIe配置初始化是PCIe总线正常进行数据传输的前提，...
0
推荐 813
阅读
推荐 813
阅读
NVMe IP高速传输却不依赖XDMA设计之九：系统初始化
直接采用PCIe实现NVMe功能，它的系统初始化流程主要分为链路训练、PCIe 初始化和 NVMe 初始化， 分别实现 PCIe链路连接、 PCIe 设备枚举配置和 NVMe 设备配置功能。 其中链路训练由 PCIE 集成块实现， 初始化模...
0
推荐 626
阅读
推荐 626
阅读
P2 Evb 做一个跑马灯
之前我用M5 做了一个跑马灯，这次我用P2. 主要想使用一下其中的ARM 这个IP. 最简单的是做一个跑马灯。代码部分参考正文。
0
推荐 887
阅读
推荐 887
阅读
RDMA over RoCE V2设计2：IP整体框图
设计IP需要考虑如下因素：1）基于 IBTA 1.5 协议规范，支持 RoCE v2 标准协议传输，同时支持 ARP协议和 ICMP 协议。2）基于 Xilinx CMAC 集成块进行开发并独立设计 UDP/IP 协议栈。一方面，CMAC ...
0
推荐 714
阅读
推荐 714
阅读
RDMA over 为什么要设计CE V2设计1:
一）设计目标：RDMA技术采用无感传输机制，消除传统网络传输中需要CPU介入下的多重数据复制与内核参与环节，实现直接跨主机内存访问的机制。其设计目标为优化分布式环境下的数据传输效率，降低CPU负载。RoCEv2基于标准网络的以太网、网络层和...
0
推荐 704
阅读
推荐 704
阅读
NVMe IP高速传输却不依赖XDMA设计之八
性能监测单元负责监测 NVMe over PCIe 逻辑加速引擎的运行状态和统计信息， 包括复位后运行时间信息、 NVMe 指令数量统计信息、 数据操作数量统计信息、 IOPS 性能统计信息、 指令延迟统计信息等。 这些信息存储在性能监测单...
0
推荐 751
阅读
推荐 751
阅读
NVMe IP高速传输却不依赖XDMA设计之七
DMA 控制单元负责控制 DMA 传输事务， 该单元承担了 DMA 事务到 NVMe 事务的转换任务， 使用户对数据传输事务的控制更加简单快捷。 DMA 控制功能由 DMA寄存器组实现。DMA 寄存器组包含 DMA 操作寄存器、 DMA 长...
0
推荐 687
阅读
推荐 687
阅读
NVMe IP高速传输却不依赖XDMA设计之六
队列控制单元负责控制 NVMe 队列的创建、 删除等管理功能， 通过队列控制单元能够根据工作场景调整在运行的 NVMe 队列数量， 从而直接影响数据传输性能。队列控制功能由队列控制寄存器和队列操作状态寄存器实现。队列控制寄存器用于提供队列操...
0
推荐 746
阅读
推荐 746
阅读
NVMe IP高速传输却不依赖XDMA设计之五
通过PCIe直接进行高速数据读写，首先需要实现对PCIe的初始化控制，该控制单元负责控制初始化进程和获取初始化状态。 对于初学者而言，初始化进程比较复杂，在初始化过程中可能由于 PCIe 链路或 NVMe 设备的不确定性导致初始化失败， 通...
0
推荐 902
阅读
推荐 902
阅读
NVMe IP高速传输却不依赖XDMA设计之四
系统控制模块负责实现 NVMe over PCI 逻辑加速引擎的控制功能， 其结构如图 1 所示。 用户通过系统控制模块实现对初始化功能、 队列管理功能、 DMA 功能等主要功能的控制， 同时逻辑加速引擎的工作状态也通过此模块反馈给用户。 ...
0
推荐 741
阅读
推荐 741
阅读
NVMe IP高速传输却不依赖XDMA设计之三
结合目前应用需求，以及前面基础分析，确定IP应具有如下特色：（1） 通用性前端数据采集系统基于 FPGA 开发。 一方面， 设备类型多， 使用的 FPGA型号各不相同， 需要实现的设计能够在多种类型 FPGA 上的工作； 另一方面， 为了降...
0
推荐 685
阅读
推荐 685
阅读
RDMA简介8之AXI分析
AXI 总线是一种高速片内互连总线，其定义于由 ARM 公司推出的 AMBA 协议中，主要用于高性能、高带宽、低延迟、易集成的片内互连需求。AXI4 总线是第四代 AXI 总线，其定义了三种总线接口，分别为：AXI4、AXI4-Lite 和...
0
推荐 999
阅读
推荐 999
阅读
RDMA简介7之RoCE v2可靠传输
可靠传输技术旨在通过多种方法确保数据包在传输过程中不会丢失或损坏，同时保证数据包按发送顺序到达接收端，其要求在链路发生丢包或网络发生拥塞等情况下能够完全保证数据包的正确性同时尽可能地提高传输速率。RoCE v2协议实现可靠传输的技术手段共有...
0
推荐 919
阅读
推荐 919
阅读
RDMA简介6之RoCE v2连接管理
RoCE v2协议的队列在创建时就已确定连接类型，共有两种工作模式：主要分为两种工作模式：有连接模式和无连接模式。在有连接模式下，支持可靠连接（RC）和不可靠连接（UC）两种传输类型；而无连接模式则仅支持不可靠数据包（UD）传输类型。
