用iic配置7113时,7113是Slave,Master我使用FPGA.SCL始终由Master控制.当Master向Slave写时,先由 Master发出7位要寻址的Slave器件地址和1位读写标志(1是读,0是写),然后由slave发出应答信号(0应答),Master接收应答后发 送要写的寄存器的地址,Slave再发0应答,Master继续发送要写入寄存器中的数据,Slave接收数据后再发送0作为应答,Master接到应答 后发结束标志.当Master向Slave读时,先由Master发出7位要寻址的Slave器件地址和1位写标志(1是读,0是写),然后由slave 发出应答信号(0应答),Master发要写的7113的寄存器的地址,同样Slave接收后发0应答,Master接收信号后发从启标志,再发送 Slave的地址和一位读信号,Slave接收后发0应答,并且根据Master控制的时钟发8bit的数据,Master接收后发1作为应答信号,最后 发送结束位.