基于并行相关的实时时差估计器设计与实现AET-电子技术应用-最丰富的电子设计资源平台

基于并行相关的实时时差估计器设计与实现
所属分类：技术论文
上传者：aet
文档大小：358 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：从相关时差估计的基本原理出发，提出了一种并行时域相关结构，基于这种并行结构设计实现了一种简单高效的时差估计器。与传统频域相关时差估计器相比，这种时差估计器的主要优点是提高了运算效率，运算周期大为缩短，可以满足实时高精度时差估计的需求，同时结构简单，硬件资源开销小，易于设计实现。实际测试结果验证了上述结论。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。