OpenHW2014总决赛在西安举行（http://blog.chinaaet.com/detail/37101），19支参赛队伍大显神通，纷纷拿出精彩设计角逐优胜奖；同期举办的“开源硬件与嵌入式计算技术论坛”，各路英豪纷纷助阵，众厂商派出精兵强将描绘公司蓝图和技术发展趋势，表达愿与赛灵思携手推动

Vivado使用——近期小问题、经验总结 1、Logic Analyzer的使用 《vivado逻辑分析仪的使用》一文中提到如下问题： 打开Hardware Manager，选择Open New Target，按照向导走完，发现无法和IL...

我们在VivadoHLS中用高层次综合来快速地产生可综合的代码，最终的目的还是把它与其它的模块、IP等进行相连，以实现一个更加复杂的设计，所以在本博文中，我们就来学习一下，如何把Vivado集成开发环境的IPI中使用HLS中生成的IP。&nb

vivado逻辑分析仪的使用 前言： 一直在犹豫要不要把这篇半成品放上来，使用vivado逻辑分析仪时，刚开始的体验还是很愉快的，最近就一直出问题：在XP系统下，Hardware Manager的向导跑不动，处于循环等待的状态，这可能是电脑...

在VivadoHLS中，C代码中的数组作为端口时，它们被默认综合为RAM端口。以下面的程序为例：voidarray_io(dout_td_o[N],din_td_i[N]){inti,rem;//Storeaccumulateddata&

如果你对VivadoHLS中综合之后端口的ap_none之类的类型指示摸不着头脑的话，那就来一起学习一下它们是如何使用的吧。在VivadoHLS中，我们可以指定端口使用的类型，这样在对C代码进行综合的时候，就可以指定某个端口所使用的转换协议了。常

漫谈High Level Synthesis(HLS) 水平有限，错误纰漏之处难免，欢迎网友们批评雅正。 相信FPGA的资深玩家对这个词不会陌生，印象中很多年之前这个概念就被提出来了，但是一直没有火起来。我第一次比较深入的接触HLS...

作者：刘初一从10年前接触FPGA开始，一直在用XILINX。记得最早使用的好像是ISE6.X,到现在的ISE14.7和VIVADO14.2.10年来，见证了XILINX一直在努力升级，修复BUG，同时也在加倍努力创造新的BUG。终于，他们发现对I

利用PWM IP核实现节奏灯 最近这几天有些事情要忙，在恶补英语，没有多少时间写东西。bingo无偿奉献的PSOC4已经收到，也没来得及摸一摸。接下来，要合理安排自己业余时间，做到持续学习和进步。 为什么要做这个节奏灯呢？ 一是因为在大...

Vivado HLS IP-XACT快速创建AXI总线IP（PWM） 1、摘要 该笔记主要是利用HLS设计PWM算法IP核，借助IP-XACT快速创建基于AXI总线的IP核的心得。 2、目标 1）设计PWM IP 2）了解如何使用HLS创...

Vivado设计实战——音乐的节奏(概述) 关于Vivado HLS的基本使用，已经算是入门了，接下来打算做一个利用HLS实现硬件加速。主题定为音频信号分析，目前完成了频谱的计算和显示，和最终想要的结果还有一段距离，只能说是半成品吧。 1...

上一节介绍了HDL设计文件的实现，实现完HDL以后就可以完成你的Vivado设计，并可以产生比特流了，下面我会通过四步详细介绍这个过程的实现。1、在Vivado左侧的导航器，点击产生比特流，如下图，准备实现你的设计。注意：如果在设计实现前系统要求你重新生成设计，点击NO

设计简单算法，Vivado HLS初体验后续 1、前言： 《Vivado HLS初体验》一文中，使用别人设计的yuv_filter demo文件新建工程，添加了文件，基本掌握了新建工程和算法仿真的流程，由于没有完全按照现有的教程进行学习，所...

又是周末了，天气很不错，被文章压得喘不过气来，转换一下思路，写写关于Vivado的HDL设计文件的创建问题。创建HDL文件的目的是为下一步的设计创建环境，主要分成这样四步：1、在源文件窗口，右击上面的子系统设计窗口，并且选择创建输出产品，如下图所示，这将会产生在

Vivado HLS初体验 1、前言 该笔记主要是Vivado HLS开发流程的学习心得，掌握HLS开发的全流程：从工程创建到算法仿真到综合再到设计实现，由于截图较多，暂时只写到前两部分。 2、目标 1）熟悉Vivado HLS GUI的...