AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
weiqi7777
sv的数组参数传递
systemverilog中,如果一个函数的参数为数组,那么在外部调用这个函数时,可以向这个数组参数,传递一个真正的数组,也可以通过'{}方式,传递一个常量数组。这样,可以避免在外部定义一个数组,对数组进行赋值,然后进行传递。格式为以下:'{数组索引:值,数组索引:值
sv
发表于 4/6/2018 7:11:06 PM
阅读(4063)
«
1
»
作者
weiqi7777
关注
文章:290 篇
阅读:1254980 次
所有分类
cortex-A8(36)
FPGA学习心得(28)
linux学习(24)
ARM11(19)
其他(11)
systemverilog(8)
stm32学习(8)
IC(7)
python学习(7)
51单片机(4)
SOC(4)
C语言(3)
nios(2)
IC验证(2)
电路设计(1)
默认(126)
所有标签
S5PV210
Uboot
Cortex-A8
SystemVerilog
svlib
start_armboot
jenkins
uboot移植
看门狗
2048
阅读排行
VCS使用学习
vcs编译systemverilog并且用v
拉普拉斯变换在电路中的分析
Cadence之计算器
Verilog中inout的使用
system verilog变量定义编译失败
Python编写界面(一) 使用PyQt4
synopsys工具安装系列(四)- 安装v
STM32使用DMA加串口空闲中断接收数据
Modelsim建立UVM环境
关注微信公众号
Copyright © 2005-2020 kaiyun官方注册版权所有
京ICP备10017138号
map