kaiyun官方注册
您所在的位置:首页 > 模拟设计 > 设计应用 > 高性能RISC-V处理器抗辐照加固设计
高性能RISC-V处理器抗辐照加固设计
电子技术应用
黄强,廖述京,赖文彬,欧艳凤
广东省新一代通信与网络创新研究院
摘要: 随着太空技术的蓬勃发展,芯片在辐照环境下的可靠性问题日益凸显。基于RISC-V指令集架构的高性能处理器C501,采用三模冗余方法和纠错检错技术分别对电路层和系统层进行抗辐照加固,同时采取访存请求强制不命中的策略来纠正校验错误的数据块,提高缓存系统的纠错能力。仿真实验结果表明,加固后的处理器可以通过纠正电路修复辐照引起的缓存数据错误,同时其最高工作频率降低8.8%,面积增加约为64.9%,性能基本保持不变。
中图分类号:TP332;TN406 文献标志码:A DOI: 10.16157/j.issn.0258-7998.246194
中文引用格式: 黄强,廖述京,赖文彬,等. 高性能RISC-V处理器抗辐照加固设计[J]. 电子技术应用,2025,51(8):108-113.
英文引用格式: Huang Qiang,Liao Shujing,Lai Wenbin,et al. Design of radiation hardened based on the high performance RISC-V processor[J]. Application of Electronic Technique,2025,51(8):108-113.
Design of radiation hardened based on the high performance RISC-V processor
Huang Qiang,Liao Shujing,Lai Wenbin,Ou Yanfeng
Guangdong New Generation Communication and Network Research Institute
Abstract: With the rapid development of space technology, the reliability of chips in the irradiation environment becomes more and more prominent. In this paper, based on the RISC-V architecture high-performance processor C501, the triple modular redundancy and error detection and correction are used to harden the circuit level and system level respectively. At the same time, the strategy of memory access request forcing miss is adopted to correct the data block of check error, so as to improve the error-correcting ability of the cache system. The simulation outcomes indicate that the radiation harden processor is capable of rectifying cache data errors caused by irradiation. At the same time, the maximum working frequency has witnessed a decrement of 8.8%, the area increased by 64.9%, while the performance level has been maintained.
Key words : RISC-V;design of radiation hardened;triple modular redundancy;error detection and correction

引言

航天技术的发展关系到国家的安全,而空间环境的复杂性和多样性影响并制约着空间技术的发展,高空中存在的高能粒子辐射会对工作的航天器、人造卫星等造成不同程度的威胁[1]。高能粒子辐射在芯片上会产生单粒子瞬态效应(Single Event Transient, SET)和单粒子翻转效应(Single Event Upset, SEU)[2],使存储器件存入错误数据,从而引发软错误[3-4],破坏数据的正确性,甚至会导致程序的误操作,若不及时纠正将会影响计算机系统的正常运行。时序逻辑触发器、锁存器电路以及SRAM中的Cell存储阵列电路占到辐射失效总比例的89%[5],对于这些类型的错误通常采用三模冗余法(Triple Modular Redundancy, TMR)[6-7]或者纠错检错技术(Error Detection And Correction, EDAC)[8-9]进行加固处理。

RISC-V是一种开源精简指令集架构,因其在能效、容错能力和计算灵活性的优势,使其成为航空航天应用的理想选择,可作为下一代高性能航天技术处理器的CPU核心[10]。因此,设计出具有抗辐照特性的高性能RISC-V微结构的可行性方案,值得深入探讨。

本文基于RISC-V指令集结构,设计了一款具有抗辐照、高性能和高可靠性的C501处理器微架构。该处理器分别从电路设计层和系统结构层进行抗辐照加固设计。电路设计层主要采用TMR容错技术对触发器、锁存器等时序电路结构进行加固[5],使之具备抵抗单粒子效应的能力,是整个抗辐照加固设计的核心。系统结构层,首先将EDAC技术融入了多级缓存系统,实现各级缓存之间的检错纠错[11]。其次,对于Tag或者Data校验出错的访存请求,通过向下级缓存取回数据块的方式来纠正校验错误的非脏数据块。对于脏数据块的校验错误,则引发中断,交由软件处理。


本文详细内容请下载:

https://www.chinaaet.com/resource/share/2000006638


作者信息:

黄强,廖述京,赖文彬,欧艳凤

(广东省新一代通信与网络创新研究院,广东 广州 510700)


Magazine.Subscription.jpg

此内容为AET网站原创,未经授权禁止转载。